PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-245167

(43)Date of publication of

26.10.1987

application:

(51)Int.Cl.

G01R 31/28

(21)Application

61-087492

(71)

ANRITSU CORP

number:

Applicant:

(22)Date of filing:

16.04.1986


(72)Inventor: SAITO SUMIO

(54) PULSE OUTPUT APPARATUS

(57) Abstract:

PURPOSE: To render an output pulse signal and an offset voltage variable over a wide frequency band by using a source grounded logic circuit, such as an FET or the like, as a fundamental circuit for performing a switching operation.

CONSTITUTION: In a source grounded logic circuit 21, an FET 21a having no majority carrier storage effect when saturated is used as a switching element. Offset control means 24, responsive to an offset control signal inputted from outside, determines the drain voltage of the circuit 21 to control an offset voltage. Amplitude control means 26 adds an amplitude control signal inputted from outside and the offset control signals. The means 26, using a resulted addition output signal, defines the source voltage of the circuit 21 and makes its output amplitude variable. Tracking means 23, receiving the addition output signal, always sets the gate bias of the circuit 21 to an optimum value. Thus, the FET can be surely operated in a stable condition while keeping the voltage between a gate and a source constant regardless of an input signal.



(19日本国特許庁(IP)

①特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62-245167

(i)Int Cl. 1

識別記号

庁内整理番号

❸公開 昭和62年(1987)10月26日

G 01 R 31/28

R - 7807 - 2G

審査請求 未請求 発明の数 1 (全8頁)

60発明の名称 パルス出力装置

> ②特 願 昭61-87492

學出 願 昭61(1986)4月16日

仞発 明 者 澄夫 東京都港区南麻布5丁目10番27号 アンリッ株式会社内

アンリッ株式会社 ⑪出 願 人 東京都港区南麻布5丁目10番27号

20代 理 人 弁理士 鈴江 武彦 外2名

1. 発明の名称

パルス出力装置

2. 特許請求の範囲

逸和時に多数キャリアの蓄積効果の無いスイッ チング素子をソース接地形として構成したソース 接地形論理回路と、

外部から入力されるオフセット制御信号に応動 して前記ソース接地形論理函路のドレイン電圧を 決定してオフセット電圧を制御するオフセット制 如手段と、

外部から入力される振幅制御信号と前記オフセ ット制御信号とを加算し、この加算出力信号を用 いて前記ソース接地形論理回路のソース常圧を現 定し、該ソース接地形論理回路の出力感情を可変 する振橋朝卸手段と、

前記加算出力信号を受賞して前記ソース接地形 **論理回路のゲートバイアスを常に母遊な値に設定** するトラッキング手段と

を具備したことを特徴とするパルス出力装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、バルス出力装置に係わり、特に高周 波領域においても出力振幅およびオフセット選圧 の変化幅を大きく可変できるパルス出力装置に関 する.

(従来の技術)

近年、PCM(バルス符号変調)通信における データ情報量のG(ギガ)ピット化、GaAsを 用いた論理集積回路、超高速雷込み放出し可能な RAM(ランダム・アクセス・メモリ)等の研究 開発が進められている。このような超高速により デジタル動作する半導体素子又は装置の動作試験 をするためにパルス波形状の試験用は号を出力す る装置が必要となってくる。

この試験用包号は周波数及びデータの種類を種 々に変化できることは勿論のこと、被試験物とし ての半導体素子又はこれ等を狙込んだ装置の入力 振幅およびスレッショルド電圧の余裕度を誤べる ために、前記試験用信号のパルス振幅およびオフ セット電圧が任意に可変できることが必要不可欠 である。

従来、このような試験用パルス信号を出力する

このように関収されたパルス出力装置において、 出力増子7から出力される出力パルス信号の振幅 は、入力増子8から入力される振幅制制信号にて

トランジスタ1a、1bの導通時のコレクタ・エミッタ間電圧Vc(FETの場合にはドレイン・ソース間電圧Vc)が低くなる。一般に、トランジスタの高周波領域における利得および位相特性を示すトランジション周波数 fr は前記コレクタ・エミッタ間電圧Vc が低くなる程小さくなる。その結果、出力パルス信号の振幅を大きくすると、パルス彼形の立上り/立下がり時間が長くなり、彼形特性が劣化する関係が生じる。

関節される定電流回路3により定まるエミッタ電流値 [(5) とトランジスタ 1 b の負荷抵抗 4 b の抵抗値 R 4 との積 (I E R 4) により決定される。したがって、提幅制御信号を変化させることにより、所留の提幅値を得ることができる。

また、オフセット制御回路5は入力端子9から入力されるオフセット制御信号に対応したオフセット制御信号に対応したオフセット電圧は、前記オフセット制御信号に比例した値となる。したがって、オフセット制御信号を変化させることにより所望のオフセット電圧を得ることができる。

しかしながら、第4図に示す差動論理回路2で 構成されたパルス出力装置においては次のような 間頭がある。すなわち、出力パルス信号のオフセット電圧を一定に保ったまま返幅のみを大きく える場合、振幅制御信号の電圧を大きくし定電流 回路3によりエミッタ電流値iε を大きくなると、

低下するので、リンギング現象は発生しなくなる が、立上り/立下がり時間が長くなる問題がある。

このように出力バルス信号の振幅又はオフセット電圧を変化させると、トランジスタ1 a. 1 bのトランジション周波数 fr が変化するため、立上り時間/立下がり時間およびリンギング現象 Pが出力バルス信号のバルス周別に対して問題となるような高周波領域においては使用できない欠点があった。

さらに、差動論理回路を構成するトランジスク 1 a. 1 bとしてGaAS FETを使用した場合、FETのドレイン・ソース間の定格電圧は一般のシリコン・トランジスタのコレクタ・エミッタ圏の定格電圧に比例して低くなるために、出力パルス信号におけるオフセット電圧の可愛範囲を広くとれない暗器がある。

そこで、以上のような問題を解決するために、 供来、第5回に示すようなパルス出力装置が提案 されている。すなわち、差動論理回路12のトラ ンジスク11bのコレクタは可変減衰器14の入 カダ子に接続され、一方、出力増子はカカボルスには見を出力があるとして出力がルスには見を出力を出力を出力を出力があるとしてオフセット制御四路18のでははいりのをかける。このを動物にはよりにはないのようにはないのようにはないのようにはないのようにはないのようにはないのは、このは、このないのは、このは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないのは、このないの

このようなパルス出力装置において、定電混回路13の出力を調整して差勢論理回路12から出力される出力パルスほ母の促掘を最大館に固定する。そして、可変減衰器14にてその振幅を減衰させた後、減衰された出力パルス信号のうち交流成分をコンデンサ15を介して出力端子16へ遭き、直流成分をインダクタンス17aを介してオ

(発明が解決しようとする問題点)

しかしながら、第5回に示すような構成のパル ス出力装置においては、未だ解消しなければなら ない次のような問題がある。すなわち、差勤論理 回路12から出力される出力パルスを減衰させる ための可変減衰器14は周波数特性等を考慮して 減衰度を段階的に変化させる構造になっているの で、減度度を連続的に変化させることが困難であ る。なお、減衰度の変化段階数を多く設定すれば 上記問題は解消されるが、それだけ可変減衰器 14の設備費が上昇する。また、可変減衰器14 から出力されるバルス信号の直流成分を分離する インダクタンス178とオフセット制御回路18 の出力信号を交流成分に合成するインダクタンス 170とは低域通過周波数に限度があり、低域風 複数成分を含んだ信号を完全に伝送できないため に、出力増子16の出力パルス信号波形にサグが 発生する憩念がある。

また、スイッチング動作を行わせる基本回路と して、差動論理回路12を使用しているが、その フセット制即回路18へ入力する。そして、この 直流成分をオフセット制即回路18にて入力場子 19から入力されるオフセット制即信号で出出力を介力を介力を介力を介力を介力を介える。 19から入力を介力を介力を介力を介力を介力を介力を介力を介力を介力を介して、分別である。 10年間には、オフセット制即回路18からインダクタされる。 11年間には、オフセット制即回路18からインダクタされた。 11年間には、オフセット制即回路18からイン ははかける。 11年間には、オフセット制即回路18からイン ははからによりの 11年間には、オフセットの出力を介が出力を介力では、 11年間には、オフセットの出力を介が出力を表した。 11年間には、オフセットを開発を表した。 11年間には、オフセットを表した。 11年間には、11年間

しかも、差動論理回路12から出力されるパルス信号の波形、 最幅、オフセット 電圧は常に一定であるので、可変減衰器14以降の回路の振幅、位相等の伝送特性がほぼ平坦な周波数特性を維持する限り、前述の立上り/立下がり時間等の特性は出力パルス信号の振幅変化及びオフセット電圧変化に影響されることはない。

スイッチング素子の数が多くなり、 高速度スイッチング動作が不向きとなる。また、 差動論理回路 1 2 は再通倒素子の帰還量が大きくなり、 数少な 浮遊容量であっても回路的に 不安定な状態となり、 その不安定性が原因となってリンギング現象が発 生する。

本発明は以上のような実情に基づいてなされたもので、直流から高周被領域までの広い周波数帯域にわたって出力パルス信号の振幅及びオフセット電圧を、入力パルス信号の波形を劣化させずに大幅に可変し得るパルス出力装置を提供することを目的とする。

(問題点を解決するための手段)

本発明によるバルス出力装置によれば、飽和時に多数キャリアの番組効果の無いスイッチング発子をソース接地形として研放したソース接地形設理回路と、外部から入力されるオフセット制御信号に応動して前記ソース接地形論理回路のドレイン電圧を決定してオフセットを圧を制御するオフセット制御手段と、外部から入力される振幅財御

は見と的にオフセット制御信号とを加算し、この 加算出力に見を用いて前記ソース接地形論理回路の のソース 電圧を規定制御手段と、前記加算出力 低幅を受験して前記ソース接地形論理回路の 母を受験して前記ソース接地形論理回路の がイアスを常に最適に設定するトラッキ バイアスを常に最適に設定するとするもので 手段とを備え、上記目的を達成せんとするもので ある。

(作用)

関にはオフセット制御手段24および出力場子 25が接続され、ソース側には最幅制御手段26 が接続されている。

前記オフセット制御手段24は外郎から入力・ れるオフセット制御信号OFCに応じて前記ソース接地形論理回路21のドレイン電圧を決定しの決定が決定がある。 カバルス信号の対象がは、外部からオフセット制御信号OFCが入力される端野信号OFCが入力される端野信号OFCのオフセット制御信号OFC高の対する定電流をでは、この受けて直流を記載を保持させるためのグクタンス24cとによって構成されている。

前記版幅制度手段26は、振幅制知信号AMCとオフセット制質信号OFCとを加算し、この加算出力信号に基づいて前記ソース接地形論理回路21のソース電圧を規定し、該論理回路21の出力パルス信号の振幅を可変するものであって、具体的には外部から振幅制度信号AMCが入力される衛子26aと、この信子24aからのオフセッ

地形論理回路のソース電圧を制御し出力振幅を可変するとともに、前記加算出力信号に応じてイス接地形論理回路のゲート制御信号等に応じてあり、イフを対したので、オフセット制御のソースをしている。 サース接地形論理回路のゲート電圧をシででであり、イントース接地形論理回路のゲートではなり、イントーをではなりになった。 サート・ソース間電圧を常に一定に保持させをを定したができる。 でき、かつ、バルス振幅。オフセット電圧ができる。 に影響させずに独立に設定することができる。

(実施例)

以下、本発明の一実施例について第1回を参照して説明する。同図において21は飽和時に多数キャリアの蓄積効果の無いFET21aを用いたソース接地形倫理回路であって、このFET21aはスイッチング素子としての機能を有し、かつ、ソース関がコンデンサ21bを介して接地されている。このFET21aのゲート関には入力端子22に入力される入力パルス信号Sinがトラッキング手段23を通って入力され、一方、ドレイン

前記トラッキング手段23は、前記電圧加算部 26 b から出力される加算出力健身に応じてソー ス接地形益理回路21のゲートバイアスをシフト し、常に最適なゲートバイアス電圧を維持する様 に動作する機能を持っている。すなわち、トラッ キング手段23は、入力信号がFET21aのゲ ートに直接加わった場合にロジックレベル差を生 じ、かつ、返幅制御信号AMC等によってFET 21aのゲート・ソース間電圧が変化するので、 これらの点に着目してFET21aの動作の安定 化を確保するために設けられたものである。具体 的には、抵抗23aおよび23bに流れる建設と 低抗23aとの核で与えられるレベルシフト電圧 を得るパイアスシフト回路と、前記加算出力信号 の変化に追儺させて前記パイアスシフト回路へ流 入すべき電流を制御し、FET21aの最過ゲー

特開昭62-245167 (5)

トパイアスを得る期幅器 2 3 c と、高周波信号成分をパイアスするパイアス系子 2 3 d とで構成されている。

27は入力負荷抵抗、28は出力負荷抵抗である。

そうすると、オフセット制御信号電圧が繋Vであるので、電圧加算部266からは返幅制御信号 AMCと等価な電圧の加算出力信号が取り出され、増幅器26cは増結される。このとき、一方の増幅器26cは増幅本「1」に設定され、よって振幅制

せって、例えば入力報子22に第2図に示すような入力信号Sinが入力された時、増幅器23cを所定の増幅率はに設定しておけば、振幅財政信号AMCひいては加厚出力信号によって所定の電流がバイアスシフト回路に流入され、この結果、図示する様なシフト電圧Vsだけシフトされ、FET21aの燃和オン電圧Vrと電源電圧Voとの中間電圧が最週バイアス電圧として、出力

増子25から第2図に示すような出力パルス信号 Soutを得ることができる。

次に、振幅1Vの出力パルス信号を得る場合、 第子26aに-1Vの振幅初節信号AMCを供 する。これによりFET21aのソース電位が -1Vとなり、FET21aのオン・オフ助作に よって1Vの振幅を有する出力パルス信号が得に れる。この時、増幅器23cの出力は振幅制都に 号AMCに応じて変化するので、所定のバイアス 電圧だけシフトし、FET21aのゲートに最適 ゲートバイアス電圧が与えられる。

出力バルス信号の返幅が1Vの時、電子24aに1Vのオフセット制度信号OFCを供給すると、この電圧が定電旋原24bにより電流変換され、インダクタンス24cを介して出力負荷抵抗28に電流が流れる。このとき、出力負荷抵抗28が例えば50Qであれば、1Vのオフセット制算信号OFCに対し20mAの割合となる。この電流により出力負荷抵抗28にオフセット電圧が生じるが、このときオフセット制算信号OFCにより

次に、第3回は本発明装置の他の実施例を示す 図である。この装置はトラッキング手段23とオフセット制御手段24とを改良したものである。トラッキング手段23は、具体的には抵抗23 e とコンデンサ23 f とで様分回路を構成して入力 信号Sinの高流平均電圧を取得する直流平均電圧 取得回路と、この直流平均電圧取得回路によって 得られた直流平均電圧をFET21aの飽和電圧

特開昭 62-245167 (6)

移行時の電圧変化に応じて増減させる電圧増減回 路230と、バイアス電圧顔23hと、前記電圧 増減回路出力とバイアス電圧源23hのバイアス 電圧との加算信号に対し、前記増幅器26cの出 カ電圧を与えてバイアス電圧のシフトを行う電圧 加算都23iと、 姦周波帯域成分をパイパスする パイパス回路23jとを有し、前記電圧加算部 231の出力をパイパス回路23jを介して FET218のゲートに最適なゲートパイアス選 圧として与える構成である。また、オフセット切 脚手段24としては、増幅器24dと抵抗24e とでオフセット印加回路を構成する様にしたもの である。なお、増幅器24dとして×2の増幅率 とすれば、オフセット電圧の2倍の定電圧が得ら れ、これが抵抗24eと負荷抵抗28により1倍 のオフセットが印加される。

なお、本発明は、上記実施例に限定されずその 要旨を逸説しない範囲で種々変形して実施できる。 〔発明の効果〕

以上詳記したように本発明によれば、入力信号


22 ··· 入力 영子、 23 ··· トラッキング手段、 23 c ··· 增格器、 24 ··· オフセット 初節手段、 25 ··· 出力 端子、 26 ··· 振幅 刺 御手段、 26 b ··· 電圧 加 厚 節、 26 c ··· 增 幅 器。

出願人代理人 弁理士 羚江武彦


4. 図面の簡単な説明

第1回ないし第2回は本発明に拘るバルス出力 装置の一実施例を説明するために示したもので、 第1回は本発明装置の一実施例としての構成図、 第2回は第1回のトラッキング手段を説明する図、 第3回は本発明装置の他の実施例を示す構成図、 第4回および第5回はそれぞれ従来装置を説明する機成図である。


21…ソース接地形論理回路、21a…FET、



郑 2 図



第 1 図



第 3 図

特開昭62-245167 (8)

